PPro-7三大优势解决大规模芯片设计痛点：

• 对大规模 SoC 设计进行 RTL 级分割，缩短设计的综合时间
• 提供系统级时序分析，快速预估系统性能，优化时序策略
• 支持SerDes的TDM模式，提升工作效率

当今 SoC 设计规模快速膨胀，导致综合所需时间随着设计规模的增大而不断增加。一个设计规模达到几亿门甚至数十亿门的SoC设计，如果将整个设计映射在FPGA 里做设计综合，一次综合流程就要花费数天甚至数周的时间，所以需要在RTL级进行分割后做并行综合。PPro-7能够很好地对大规模 SoC 设计进行 RTL 级自动分割，还允许用户将众多编译任务分发到计算机集群进行并行编译，极大减少设计编译的时间，加速出版本的速度，提升验证效率。大规模SoC设计还有一个痛点是时序优化。PPro-7提供系统级的时序分析：在布局前，工程师可以根据时序分析报告，快速预估分割后的系统性能，可即时调整和优化策略，而不是等到布局后才发现系统性能不达标；在布局后, 可以分析全系统的时序并快速查找时序关键路径，进而分析出时序优化的策略。传统的I/O布局，极大限制了验证系统的规模。PPro-7的 SerDes的TDM模式，将级联规模至少提升1倍，打破I/O数量的限制。

PPro-7不仅适用于企业级高密原型验证系统逻辑矩阵LX系列，更是全系支持出货多年并有高市场占有率的芯神瞳逻辑系统LS，惠及众多老客户。目前，全球500多家公司已经部署了国微思尔芯的原型验证系统，包括世界前15大半导体企业中的6家，中国前10大集成电路设计企业中的7家。

"在原型验证中，只有优秀的工具才能帮助我们高效完成大型设计。而自动原型编译素来是其中的关键技术难点之一。新版的自动编译软件Player Pro7能自动并高效地完成RTL到FPGA的映射，加速综合和编译的时间，提高产品的迭代速率，是我们期待已久的升级。我们会第一时间关注并支持。后续希望国微思尔芯能持续不断创新，帮助我们的产品更快速上市。"

---徐烈伟博士

FPGA事业部总经理

上海复旦微电子集团股份有限公司

上市时间

国微思尔芯的芯神瞳自动原型编译软件Player Pro-7已经上市并可订购，更多的详情可联系当地销售团队或者访问官网：www.s2ceda.com